

オープン・ソースの CPU コアの 実力を試す

32ビットRISCプロセッサ [LatticeMico32] レビュー

山際伸一

ここでは、無償で利用できるソフト・マクロのCPU「Lattice Mico32」を取り上げる。HDL (Hardware Description Language) ソース・コードの形で提供され、FPGA (Field Programmable Gate Array) に限らず、ASIC (Application Specific Integrated Circuit) にも実装できる。オンチップ・バスとしてWISHBONEバス・インターフェースに対応している。ソフトウェア開発環境はGNUベースのツール群を利用する。(編集部)

米国 Lattice Semiconductor 社は , オープン・ソースの CPU コア「LatticeMico32」 $^{\pm 1}$ を提供しています(p.26 のコラム「LatticeMico32 の入手と開発ツールのセットアップ」を参照). LatticeMico32 は , 32 ビット命令長/データ長の RISC(Reduced Instruction Set Computer) アーキテクチャの CPU コアです . 32 本の汎用レジスタを搭載し , 外部割り込み機能やキャッシュ・メモリを用いることができます . さらに , ユーザが命令を定義できます .

本稿では、LatticeMico32のアーキテクチャについて解説した後、ハードウェアとソフトウェアの開発方法を説明します。例題は、UARTインターフェースとLEDを使って割り込みを確認する簡単なシステムです。

1. LatticeMico32のアーキテクチャ

LatticeMico32 は,32 ビット命令/データ長のRISC プロセッサ・コアです.アドレッシングには,ビッグ・エンディアンを採用しています.図1 に機能ブロック図を示し

ます^{注2}.

本稿では,LatticeMico32のCPUコアとしての基本的な機能に主眼を置いて説明していきます.

● ハーバード・アーキテクチャと WISHBONE バス

LatticeMico32は,命令とデータのパスがそれぞれ独立しているハーバード・アーキテクチャを採ります.それぞれのバスも独立しており,WISHBONEインターフェース(p.27のコラム「WISHBONEインターフェース」を参照)で外部に接続されています.それぞれのバスに独立したメモリを接続することにより,命令フェッチとデータ・アクセスの衝突を回避できます.

命令バスから読まれた命令コードは,命令レジスタに ラッチされ,デコードされます.デコード時に,その命令 が用いる読み出し元データ・パスや,書き込み先データ・ パス,演算器を選択し,命令を実行します.

演算器としては,加算器(減算もここで行われる)や論理 演算器,シフタ,乗算・除算器が用意されています.シフタと乗算・除算器に関しては,複数サイクルで実行します. これらの演算器は,プロセッサの設定時に性能を選択できます.しかし,高速な演算器は多くのハードウェアを使う

KeyWord

ソフト・マクロ,LatticeMico32,FPGA,ASIC,CPU コア,RISC,WISHBONE,ハーバード・アーキテクチャ 分岐予測,例外ハンドラ,Spartan-3E,Cyclone

注1: LatticeMico32のWebサイトは、http://jp.lscc.com/products/intellectualproperty/ipcores/mico32/index.html

注2: LatticeMico32 開発システムのインストール先のフォルダに Lattice Mico32 プロセッサ・アーキテクチャに関する PDF ファイルが保存されている.デフォルトのパスにインストールした場合は,C:¥Lattice Mico32¥micosystem¥components¥lm32_top¥document¥lm32_ar chman.pdf がそのリファレンス・マニュアル.このドキュメントが LatticeMico32 プロセッサを用いたシステム開発に必要な情報で最も詳しい資料である.

ので,性能と規模のトレードオフになります.演算結果は, それぞれの演算器の出力から一つ選択され,書き込み先に 書き込まれていきます.

● キャッシュ・メモリを設定可能

LatticeMico32 には,命令とデータに対してキャッシュ・ メモリを追加できます.多くのメモリを利用する用途では, キャッシュ・メモリが効果を発揮します.しかし,ターゲットとなる FPGA が持つメモリ容量が小さかったり,キャッシュ・サイズ前後のメモリ空間しか利用しなかったりする場合は,意味がないかもしれません.性能と必要となるハードウェア・リソースのトレードオフを十分に検討する必要があります.

キャッシュ・メモリは, ライト・スルー・キャッシュで,




図1 LatticeMico32 の機能プロック図

32 ビット命令/データ長の RISC プロセッサ・コアであ る.命令とデータのパスがそ れぞれ独立しているハーバー ド・アーキテクチャを採る. オンチップ・バスは WISH BONE.

コラム

LatticeMico32の入手と開発ツールのセットアップ

Lattice Semiconductor 社 の Web サ イ ト (http://www.latticesemi.co.jp/)の「アカウント・インフォ」をクリックして開くページで,アカウントを作成しておきます.そして,「ラティス Mico32」のページから「ラティス Mico32 システムをダウンロード」のリンクをクリックします.ライセンス条項に同意すると開発システムのインストーラをダウンロードできます.

インストールの際, GNU-based Compiler Toolsのチェックを外しておいてください. 今回はCygwinで開発するのでGNUツールのインストールは必要ありません.

デフォルトのパスにLatticeMico32 開発システムをインストールした場合, C:\LatticeMico32\micosystem\componentsにハードウェアのソース・コードがインストールされます. プロセッサはIm32_topフォルダにあります. 関連するハードウェアはすべて Verilog HDL で記述されています.

ソフトウェア開発ツールについては,前述の「ラティス Mico32」の

ページにある「Downloadable Software」のリンクをクリックし,表示されたツールの一覧から LatticeMico32 GNU-Tools Source Codeをダウンロードします.Mico32 プロセッサのソフトウェアは,GCCで開発できます.

本稿では,バージョン 6.1.1の GNU ツールを用います.ソース・コードで配布されるので, Cygwin 向けにコンパイル済みのものを本誌 CD-ROM に掲載します. http://www.cygwin.com/を参照してCygwin 環境をセットアップしておいてください.

付属 CD-ROM に収録のコンパイル済みツール・チェーンは , Cygwin コンソールから以下の手順で/usr/local ディレクトリに展開します .

- \$ cd /usr/local
- \$ tar jxvf lm32-tools.tar.bz2

これで,/usr/local/Im32-tools/binにgccなどのコマンドが展開されます.

コラム

WISHBONE インターフェース

LatticeMico32 は,バスにWISHBONE インターフェースが使われています.WISHBONE インターフェースは,フリーのIPコアを提供しているOpenCores サイト(http://www.opencores.org/)で推奨する標準バス規格です.

WISHBONEのデータ線やアドレス線,制御線は単方向で,図B-1のように接続されます.


ADR_I/ADR_O信号は,バス・サイクルで読み書きされるメモリのアドレスです.

 DAT_I/DAT_O 信号は,バス・サイクルで読み書きされるデータです.


WE_I/WE_O は書き込みイネーブル信号です . " H "で書き込みサイクル , " L "で読み出しサイクルを表現します .

SEL_I/SEL_O信号はデータ・レーンのイネーブル信号です. LatticeMico32では,4 ビットが割り当てられています.つまり,バイト・イネーブルとして用いられます.

STB_I/STB_O信号はストローブ信号です.スレーブ側の入力に "H"が入力されると,そのスレーブが反応しなければなりません. WISHBONEインターフェースでは,周辺機能のメモリ・マップを



図B-1 WISHBONE の接続



図B-2 WISHBONE インターフェースの読み書きサイクル WISHBONE は, OpenCores の標準パスである. 素直で単純なプロトコルであることが分かる.

このストローブ信号を制御することで実現します.つまり,ADR_I/ADR_O信号をデコードし,STB_I/STB_O信号を作成し,スレーブ側に入力することで,アドレスごとに反応する機能を区別できるようになります.

ACK_I/ACK_O信号は,サイクルの完了を示す信号です.この信号が"H"になったサイクルがトランザクションの最後になります.読み出しサイクルでは,スレーブが読み出しデータをDAT_I/DAT_O信号に出力したサイクルで,ACK_I/ACK_O信号が"H"になります.書き込みサイクルでは,スレーブ側のメモリに書き込みが完了したサイクルで"H"になります.

CYC_I/CYC_O 信号は,バス・トランザクションが行われている間" H "になります.この信号を参照することで,WISHBONE インターフェースがアクティブかどうかを知ることができます.

以上の信号線を元に、WISHBONE インターフェースのマスタから見た読み出し・書き込みトランザクションの例を図B-2に示します.バス・トランザクションはSTB_I/STB_O信号が"H"になることで開始しているのが分かります.その間,ADR_I/ADR_O信号にマスタは有効なアドレスを,SEL_I/SEL_O信号に有効なバイト・セレクトを出力しなければいけません.読み出しまたは書き込みが完了すると,ACK_I/ACK_O信号が"H"になりトランザクションを終了しているのが分かります.

LatticeMico32では,WISHBONEの基本的な信号線に加え,複雑なパス制御を行う信号線も用いられています.

RTY_I/RTY_O信号はスレーブがバス・サイクルに反応できないときに" H "になります.

ERR_I/ERR_O信号はスレーブがバス・サイクルを異常終了したときに" H "になります.

CTI_I/CTI_O信号はバス・サイクルのタイプを示します.


BTE_I/BTE_O信号はバースト・サイクルの際に,バーストのタイプを示します.CTI_I/CTI_O信号とBTE_I/BTE_O信号の値を表B-1に示します.

表B-1 CTI_I/CTI_O 信号とBTE_I/BTE_O 信号の値
(a) CTI IO信号の値

値	意 味
00	リニア・バースト
01	4ビート・バースト
10	8ビート・バースト
11	16 ビート・バースト

(b) BTE_IO信号の値

値	意 味
000	シングル・データ・アクセス
001	アドレス固定バースト・アクセス
010	アドレス・インクリメント・バースト・アクセス
111	バースト・アクセスの終了



32Kバイトまで2の累乗のKバイト数が設定できます.ま た、アソシアティブの数、セット数、ライン・サイズを設 定できます.

● 32個の割り込み入力を持つ

図2

LatticeMico32は,32ビットの割り込みラインを持ちま す.つまり,32個の割り込み入力を判断できます.

● 五つの入出力インターフェース

入出力インターフェースを図2に示します.機能的に大 きく次の五つに分かれます.

(1)プロセッサ制御

プロセッサ制御には,アクティブ"H"のクロック入力と リセット入力,アクティブ"L"の割り込み入力などがあり ます.割り込み入力は32ビット・バスです.

(2)命令用WISHBONE インターフェース

命令用WISHBONE インターフェースは,外部メモリから 命令をフェッチするためのバスです、マスタとして動作しま す.命令用のメモリ・インターフェースに接続されます.

(3)データ用 WISHBONE インターフェース

データ用 WISHBONE インターフェースは,外部メモリ に対してデータを読み書きするためのバスです.マスタと して動作します. データ用のメモリ・インターフェースに 接続されます.

(4)ユーザ定義命令入出力

LatticeMico32では、ユーザが独自の命令を定義できま す.ユーザ定義の命令が実行されると, OPコードと二つ のオペランドを出力します. それらの情報を使って user_result 入力に計算結果を返し, user_complete をア サートする回路をここに接続します.

(5)デバッグ用 WISHBONE インターフェース

デバッグ用のバスを用いるように設定した場合は,コア の内部にメモリを配置します.このメモリにプロセッサの 状態などを記録しておいて,デバッグ用 WISHBONE イン ターフェースを使って, そのメモリにアクセスします. す なわち,このバス(WISHBONE インターフェース)はプロ セッサ外部からアクセスされるスレーブとして動作します.

● 選択可能なオプション機能

CPU コアの構成を決定するためのオプションを表1に示 します . Verilog HDLのソース・コードの中にある 'define 文で宣言することでこれらのオプションを有効に します(p.30のコラム「分岐予測」を参照).

CPU コアのソース・コードでは, system_conf.v という ファイルが include されています.このファイルに表1の 定義を集約して記述し,作成しておく必要があります.

表1 LatticeMico32の 構成オプション

例外関連	LM32_SINGLE_STEP_ENABLED	シングル・ステップ実行例外を有効にする.	
	CFG_BUS_ERRORS_ENABLED	InstructionBusError 例外とDataBusError 例外を有効にする.	
	CFG_DEBUG_ENABLED	デバッグ・ユニットを有効にする.	
	CFG_TRACE_ENABLED	トレース例外を有効にする.	
	CFG_CYCLE_COUNTER_ENABLED	Cycle counter(CC)を有効にする.	
	LM32_EBR_REGISTER_FILE	レジスタ・ファイルを有効にする.	
	CFG_EBR_NEGEDGE_REGISTER_FILE	レジスタ・ファイルを立ち下がりエッジで制御する.	
	CFG_EBR_POSEDGE_REGISTER_FILE	レジスタ・ファイルを立ち上がりエッジで制御する.	
制御関連	CFG_FAST_UNCONDITIONAL_BRANCH	分岐予測を有効にする.	
	CFG_DRAM_ENABLED	データ・メモリをロード/ストアのターゲットとする.	
	CFG_INTERRUPTS_ENABLED	外部割り込みを有効にする.	
	CFG_IROM_ENABLED	命令メモリを有効にする.	
	CFG_IWB_ENABLED	命令の WISHBONE インターフェースを有効にする.	
キャッシュ・ メモリ関連	LM32_CACHE_ENABLED	キャッシュ・メモリを有効にする.	
	CFG_DCACHE_ENABLED	データ・キャッシュを有効にする.	
アピクト	CFG_ICACHE_ENABLED	命令キャッシュを有効にする.	
	LM32_MC_ARITHMETIC_ENABLED	算術演算命令を有効にする.	
	LM32_BARREL_SHIFT_ENABLED	シフト命令を有効にする.	
	CFG_MC_BARREL_SHIFT_ENABLED	LUT ベースのシフト機能を有効にする.最大32 サイクル.	
	CFG_PL_BARREL_SHIFT_ENABLED	パイプライン化されたシフタを有効にする.3サイクルで計算可能.	
算術演算関連	CFG_MC_DIVIDE_ENABLED	割り算命令を有効にする.	
并们炽并因迁	LM32_MULTIPLY_ENABLED	掛け算を有効にする.	
	CFG_MC_MULTIPLY_ENABLED	LUT を使った掛け算器を実装する.最大32 サイクル必要.	
	CFG_PL_MULTIPLY_ENABLED	パイプライン化された掛け算器を実装する.3サイクルで実行可能.	
	CFG_ROTATE_ENABLED	ローテート命令を有効にする.	
	CFG_SIGN_EXTEND_ENABLED	符号拡張命令を有効にする.	
	CFG_JTAG_ENABLED	JTAGインタフェースを有効にする.	
デバッグ関連	CFG_JTAG_UART_ENABLED	JTAG UART を有効にする .	
	CFG_HW_DEBUG_ENABLED	JATG デバッグポートを有効にする.	
	CFG_ROM_DEBUG_ENABLED	デバッグ用のメモリを有効にする.	
	CFG_SIZE_OVER_SPEED	ハードウェア・サイズを優先する.	
	CFG_USER_ENABLED	ユーザ定義の命令を有効にする.	
	DEBUG_ROM	デバッグ用メモリを有効にする.	

表1のオプションのほかに,重要となる定義があります. リセット後の命令フェッチ・アドレスを指定する必要があります.rst_i入力が'H""L"と変化した際に,0x0番地から実行を開始するのであれば,

'define CFG_EBA_RESET 32'h000000000 とします.このアドレスは,命令用WISHBONEインターフェースに出力されるアドレスであることに注意してください.

2. ハードウェアの開発

ここでは,LatticeMico32を搭載したシステムを開発します.LatticeMico32開発システムには,プロセッサ・コアだけでなく,オープン・ソースの周辺機能も含まれています^{注3}.今回は,図3に示すように,プロセッサの動作に必須のメモリのほかに,LEDとUARTを使った簡単な

システムを例に説明します.

● システム設計ではメモリの配置に注意

外部からの入出力は,クロック入力(clk_i),リセット入力(rst_i_n),2 ビット LED 出力(led_out),UART 送受信ポート(tx_out ,rx_in)とします.このシステムの Verilog HDL 記述をを**リスト**1 に示します.

命令バスとデータ・バスが独立していますが、命令が格納されているメモリのアドレスとデータのアドレスが重複しないように注意します。これは、ソフトウェア開発ツールがGCCベースであるためです、GCCのリンカは、同一

注3: デフォルトのパスに Lattice Mico 32 開発システムがインストールされている場合には、以下にある、UART と RAM インターフェースをここでは用いる.

 $C: \verb"YLatticeMico32* micosystem* \verb"Ycomponents* \verb"yasram_top* rtl" \\ \verb"Yverilog"$


 $C: \verb+LatticeMico32+micosystem++ components+ uart_core+rtl+ \\ everilog$

アドレスに複数のメモリ領域を定義できません、今回は, 命令メモリを0x0,データ・メモリを0x20000000, UART を 0x40000000 , LED を 0xF0000000 からそれぞれ配置し ます.

命令メモリは, **リスト**1の(1)のように, 専用のSRAM インターフェースに直結します.データ・メモリとUART は, WISHBONE インターフェースを共有します. リスト 1の(2)のように,ストローブ信号をアドレスでデコード

し,バス・サイクルに反応するデバイスを選択しています。 また, **リスト**1の(3)のように, SRAM インターフェース の向こう側でデータ・メモリと LED レジスタの書き込みイ ネーブルとデータのセレクトを行っています.

割り込みは、UART からのUART RxInt 信号をCPUコ アの interrupt n[0]に入力しています.この割り込み



スで提供されている。

図3

CPU コアの構成オプションのうち, CFG_FAST_UNCON DITIONAL_BRANCH は,分岐命令の際にその条件評価を予測する ことで,ループを高速化させる機能の設定です.ここでは分岐予測 について説明します.

例えば, リストC-1 のようなアセンブラで繰り返し計算する場合 を考えます.

この場合,問題となるのはbg命令で,r2>r1という条件が成立す るとloopラベルのアドレスに分岐します.しかし,プロセッサの 動作をミクロな観点から眺めてみると,命令フェッチをするユニッ トは外部バス(またはキャッシュ・メモリ)から bg 命令の次のアド レスの命令をロードしようとします.しかし,この計算はループで すから, ほとんどの場合, 条件はTRUEとなって, loopに分岐し ます. つまりフェッチされた命令は,プロセッサ内部で破棄され, loop番地の命令をフェッチし直すわけです.このとき,せっかく

分岐予測

リストC-1 ループするプログラムの例

loop: ~何らかの計算~ r1, r1, 1 add bq r2, r1, loop

読んだ命令を破棄する操作の間、プロセッサは実行を停止させない と正しく命令実行が行われません、そのクロック・サイクルぶん、プ ロセッサの性能を落とすことになります.

ここで,条件は常に成立すると予測すると,無条件にloop番地 を読みに行きます.成立しなかった場合はフェッチされた命令を破 棄するわけですが, それは, ループの中の1回なので, その遅延は 非常に少ない,と考えられます.

入力信号はアクティブ" L "です. ほかの割り込み入力のビットはすべて" H "にして, 未使用としています.

ターゲットとするのは本誌2007年7月号の付属FPGA基板です.このボードに搭載されているSpartan-3Eには24Kバイトのメモリ・ブロックを内蔵していますが、命令キャッシュとデータ・キャッシュを含めると、外部メモリの内容がすべてキャッシュされてしまう状態になります.キャッシュの効果を期待できなくなるので、キャッシュは用いません・

● 命令メモリとデータ・メモリはFPGA内蔵メモリを使う

命令メモリとデータ・メモリは,FPGAの内部メモリ・ブロックを使います.今回は,それぞれ8Kバイトのメモリ空間として作成します.命令用メモリ・モジュールのVerilog HDL記述をリスト2に示します.データ用メモリ・モジュールに関してもまったく同じ構成です.ただし,最後にinclude しているファイルの名前が異なるため,別のファイルにしています.このinst_ram_data.vとdata_ram_data.vには,メモリの初期化内容が記述されています.詳しくは後述します.

リスト1 LED とUART を使ったサンプル・システムの Verilog HDL 記述(system_top.v)

```
module system_top (
                                                                         (data_sram_addr[31:28] == 4'hF))), -
 clk_i,
  rst i n,
 led out.
                                                                   spartan3 data ramb32 data ram32 core (
 tx_out,
                                                                     .clk(clk i),
  rx in):
                                                                     .rst n(!rst i).
~ 中略 ~
                                                                     .we(!data_sram_csn &!data_sram_wen &
                                                                                                                     {(3)}
 assign interrupt n[31:1] = 31'h7FFFFFFF;
                                                                        (data sram addr[31:28] == 4'h2)), -
  assign interrupt n[0] = !UART RxInt;
                                                                     .re(!data sram csn).
                                                                     .be(~data sram be),
 1m32 top cpu core (
  // ---- Inputs -
                                                                     .addr(data sram addr[12:2]),
   .clk i(clk i),
                                                                     .data in(data sram data from cpu),
   .rst_i(rst_i),
                                                                     .data_out(data_sram_out));
   // From external devices
                                                                    //===== LED port
'ifdef CFG INTERRUPTS ENABLED
                                                                    always @ (posedge clk_i)
    .interrupt_n(interrupt_n),
                                                                      begin
'endif
                                                                        if (rst i)
~ 中略 ~
                                                                          begin
) ;
                                                                            led_out_reg = 32'hFFFFFFF;
 //====== Instruction ROM interface =======
                                                                          and
asram_top
                                                                         else if ((data_sram_addr[31:28] == 4'hF) &
  #(.SRAM_DATA_WIDTH(32),
                                                                                    (!data_sram_wen & !data_sram_csn))
     .SRAM ADDR WIDTH(32),
                                                                         begin
                                                                                                                    ((4))
     .READ LATENCY(1).
                                                                           .WRITE_LATENCY(1),
                                                                             led_out_reg[7:0] = data_sram_data_from_cpu[7:0];
 ~ 中略 ~
                                                                   ~ 中略 ~
     .FLASH RSTN(0))
                                                                       end
                                          1)
   INST RAM (
                                                                     end
     // Clock and reset
                                                                   // data selecter in the sram side.
     .clk i(clk i),
                                                                   assign data sram data to cpu = (data sram addr[31:28] == 4'hF) ?
     .rst_i(rst_i),
                                                                             led_out_reg : data_sram_out; 
     // Wishbone side interface
                                                                                                                     ((3)
~ 中略 ~
                                                                   uart_core #(
                                                                     .CLK_IN_MHZ(50),
                                                                     .BAUD_RATE(115200),
 spartan3_inst_ramb32 inst_rom32_core (
                                                                     .ADDRWIDTH(5),
   .clk(clk_i)
                                                                     .DATAWIDTH(8)
   .rst_n(!rst_i),
   .we(gnd),
                                                                   uart module (
   .re(!inst_sram_csn),
                                                                  ~ 中略 ~
                                                                     .UART_STB_I(D_STB_O &
  .be(~inst sram be)
   .addr(inst_sram_addr[12:2]),
                                                                                   (data_sram_addr[31:28] == 4'h4)),
   .data in(inst sram data from cpu),
   .data_out(inst_sram_data_to_cpu));
                                                                     .INTR(UART RxInt).
                                                                     .SIN(rx in)
   //===== Data RAM interface ========
                                                                     .SOUT(tx out)
  asram top
     #(.SRAM DATA WIDTH(32),
      .SRAM_ADDR_WIDTH(32),
                                                                   assign D_ACK_I = (data_sram_addr[31:28] != 4'h4) ?
       .READ LATENCY(1),
                                                                                       D_ACK_I_data_ram : D_ACK_I_UART;
       .WRITE_LATENCY(1),
                                                                   assign D_DAT_I = (data_sram_addr[31:28] != 4'h4) ?
~ 中略 ~
                                                                                       D_DAT_I_data_ram : D_DAT_I_UART;
                                                                   assign D_RTY_I = (data_sram_addr[31:28] != 4'h4) ?
   DATA_RAM (
                                                                                       D_RTY_I_data_ram : D_RTY_I_UART;
~ 中略 ~
                                                                   assign D_ERR_I = (data_sram_addr[31:28] != 4'h4) ?
     .ASRAM_STB_I(D_STB_O &
                                                                                       D_ERR_I_data_ram : D_ERR_I_UART;
       ((data_sram_addr[31:28] == 4'h2) ||
```

これらのメモリ・モジュールでは,8ビット幅のメモリ・ ブロックを四つ並べることで1ワード分(32ビット幅)とし ています. バイト・イネーブル入力信号(be)を使ってそれ ぞれのバイトを選択します.

● LED出力はレジスタとして実装

LED 出力は単なるレジスタとして実装しています. リス ト1の(4)に示すように,バイト・イネーブル信号で32 ビットのレジスタのうち、どのバイトに書き込むかを選択 します.

ここでは32ビットで記述していますが、実際に出力する のは下位2ビットだけです. 冗長なレジスタは, 論理合成 時に自動的に削除されます.

● CPU コアと共に提供される UART を活用

UART モジュールは, LatticeMico32 開発システムに含 まれています.

リスト1の(5)に示すように,パラメータを指定するこ とで通信速度が自動計算されます.CLK IN MHZには,こ のモジュールへの入力クロック周波数を MHz 単位で与え ます . BAUD RATE には希望の通信速度を bps 単位で指定 します. 今回は,50MHzのクロック入力で115,200bpsの

リスト2 命令用メモリ・モジュールの Verilog HDL 記述 (spartan3_inst_ramb32.v)

```
module spartan3 inst ramb32(
  clk,
  rst n
  we,
  re,
  be,
  addr.
  data_in,
  data_out);
~ 中略 ~
  RAMB16 S9 # (
    // Value of output RAM registers at startup
    .INIT(9'h000).
     // Ouput value upon SSR assertion
    .SRVAL (9'h000).
     // WRITE FIRST, READ FIRST or NO CHANGE
     .WRITE MODE("WRITE FIRST")
   ) RAMB16_S9_0 (
       .DO(data_out[7:0]), // 8-bit Data Output
                // 1-bit parity Output
       .DOP().
       .ADDR(addr), // 11-bit Address Input
.CLK(clk), // Clock
       .DI(data_in[7:0]), // 8-bit Data Input
       .DIP(gnd), // 1-bit parity Input
       .EN(vcc), // RAM Enable Input
       .SSR(gnd), // Synchronous Set/Reset Input
       .WE(we & be[0]) // Write Enable Input
~ 中略 ~
`include "inst ram data.v"
endmodule // spartan3 ramb32
```

通信速度として作成しました.

このUART モジュールは,設定レジスタを内部に含んで いるので、プロセッサ側からソフトウェアによる初期設定 も必要です.詳細は後述します.

3. ソフトウェアの開発

設計したシステムで動作するソフトウェアとして,二つ のLEDを交互に点滅させて,さらに,割り込み制御で, UART に入力された文字をループ・バックするプログラム を作ります.

ソフトウェアは,スタートアップ・ルーチンと例外処理, メイン・ルーチンと例外ハンドラ,リンカ・スクリプトの 三つの部分からなります.

● スタートアップ・ルーチンと例外処理

まず、リセット入力が解除された後に実行されるスター トアップ・ルーチンを定義します、スタートアップ・ルー チンでは, 例外ベクタも関連してくるので, **リスト**3のよ うにすべてを一つのファイルにまとめておきます.

LatticeMico32の汎用レジスタを表2に示します.

リセットは例外として扱われます. ハードウェアの構成 のときに指定したCFG_EBA_RESETの番地から実行を開 始します、このアドレスから256バイトは例外ベクタとし て使われます. 例外ベクタには命令列が置かれます. 例外 ベクタの配置を表3に示します.

リスト3の最初には、例外ベクタが定義されています.

リセット例外では, startup に分岐し, スタック・ ポインタを設定します. hi と lo はアセンブラの疑似命令 です.引き数の,それぞれ上位16ビットと下位16ビット を選択します. リセットがかかると, 例外ベクタのリセッ ト例外の部分が実行されます. スタック・ポインタが設定 されて, main 関数へと分岐していきます. main 関数はC 言語で記述されています.

リセット以外の例外は, 主となる処理とは関係なく起こ るイベントです.これらの例外ハンドラは処理の後,例外 発生番地にリターンしなければなりません. Lattice Mico32 プロセッサでは、例外ハンドラからのリターン命令が、ブ レークポイント例外のためのbret と, そのほかの例外の ための eret の二つあるため, リスト3では, 前者のため の例外ハンドラ break interrupt と,後者のための

例外ハンドラ interrupt とに区別しています.

ここで紹介するプログラム例ではブレークポイント例外 は用いていません.両方ともレジスタの退避を行い(save all), C言語で書かれたinterrupt handler 関数へと

表2 LatticeMico32 <mark>の汎用</mark> レジスタ

レジスタ名	役 割
r0	ゼロ・レジスタ
r1 ~ r2	関数からのリターン値
r3 ~ r8	関数への引数
r9 ~ r25	汎用
r26(gp)	グローバル・ポインタ
r27(fp)	フレーム・ポインタ
r28(sp)	スタック・ポインタ
r29(ra)	リターン・アドレス
r30(ea)	例外アドレス
r31(ba)	ブレークポイント・アドレス

分岐しています. 例外の後には, 退避したレジスタを復帰し(それぞれrestore_all_and_bret, restore_all_and_eret), 例外ハンドラからリターンしています. UART モジュールから入力されている割り込み入力が "L"になると, 外部割り込み例外が発生し, EBA_RESET + 0xC0番地の命令が実行されます. そして,

表3 LatticeMico32 の例外ベクタ

アドレス	意 味	
EBA_RESET	リセット例外	
EBA_RESET+0x20	ブレークポイント例外	
EBA_RESET+0x40	命令バス・エラー例外	
EBA_RESET+0x60	ウォッチ・ポイント例外	
EBA_RESET+0x80	データ・バス・エラー例外	
EBA_RESET+0xA0	ゼロ除算例外	
EBA_RESET+0xC0	外部割り込み例外	
EBA_RESET+0xE0	システム・コール例外	

リスト3 スタートアップ・ルーチン(startup.s)

```
/* ra needs to be moved from
      .extern
                       main
                                                                       initial stack location */
      .ext.ern
                       _sp_base
                                                                    lw r1, (sp+56)
#-----
                                                                    sw (sp+44), r1
     Mico32 Exception Vector
                                                                    ret.
#-----
                                                               restore_all_and_bret:
     __startup
.org 0x20
     # Reset
                                                                    lw r1, (sp+4)
                                                                    lw r2, (sp+8)
     μ1 __break_interrupt
.org 0x40
     # Breakpoint
                                                                    lw r3. (sp+12)
                                                                    lw r4, (sp+16)
                                                                    lw r5, (sp+20)
     # InstructionBusError
                                                                    lw r6, (sp+24)
     ...usError
.org 0x60
                                                                    lw r7, (sp+28)
                                                                    lw r8, (sp+32)
     # Watchpoint
                                                                    lw r9, (sp+36)
                                                                    lw r10, (sp+40)
     .org 0x80
                                                                    lw ra, (sp+44)
     # DataBusError
                                                                    lw ea, (sp+48)
              __interrupt
     bi
                                                                    lw ba, (sp+52)
     .org 0xa0
                                                                    addi sp, sp, 56
     __interrupt
.org 0xc0
     # DevideByZero
                                                                    bret
                                                               restore_all_and_eret:
     # Interrupt
                                                                    lw r1, (sp+4)
                                                                    lw r2, (sp+8)
              __interrupt
     bi
     .org 0xe0
                                                                    lw r3, (sp+12)
                                                                    lw r4, (sp+16)
     # SystemCall
     __interrupt
                                                                    lw r5, (sp+20)
                                                                    lw r6, (sp+24)
 startup:
                                                                    lw r7, (sp+28)
     mvhi
              sp,hi(_sp_base)
                                                                    lw r8, (sp+32)
     ori
              sp,sp,lo(_sp_base)
                                                                    lw r9, (sp+36)
                                                                    lw r10, (sp+40)
                                                                    lw ra, (sp+44)
save_all:
                                                                    lw ea, (sp+48)
     addi sp, sp, -56
                                                                    lw ba, (sp+52)
     /* Save all caller save registers
                                                                    addi sp, sp, 56
       onto the stack */
                                                                    eret
     sw (sp+4), r1
     sw (sp+8), r2
                                                                 _interrupt:
     sw (sp+12), r3
                                                                    sw (sp+0), ra
     sw (sp+16), r4
                                                                    calli save_all
                                                                             interrupt handler
     sw (sp+20), r5
                                                                    calli
     sw (sp+24), r6
                                                                    bi restore_all_and_eret
     sw (sp+28), r7
     sw (sp+32), r8
                                                                break_interrupt:
                                                                    sw (sp+0), ra
     sw (sp+36), r9
                                                                    calli save all
     sw (sp+40), r10
     sw (sp+48), ea
                                                                    calli
                                                                             interrupt_handler
     sw (sp+52), ba
                                                                    bi restore all and bret
```

__interruptへと分岐し,interrupt_handler関数が実行される,というしくみです.

● C言語関数と例外ハンドラ

リスト4にmain関数と例外ハンドラ関数を示します.このファイルでは,UARTの処理とLEDレジスタ制御,例外の処理が大きな仕事です.

UART の内部には制御レジスタがあります. 図4に本稿で利用しているレジスタを示します. それぞれのアドレスは, UART モジュールへのベース・アドレスからのオフセットでアクセスします. リスト3から呼ばれる interrupu_handler 関数は, 受信データを読み出し, そのデータを送信して, ループ・バックします.

今回は,UARTでの受信割り込みを検出したときに,その受信したデータをループ・バックしてUARTに出力します.interrupt_handler関数はUARTからの受信割り込みに反応して実行します.従ってmain関数におけるLEDの点滅は停止しません.UARTからのデータのループ・バックが可能になります.例外ハンドラでは,処理された例外を無効化して,リターンしなければいけません.外部割り込み例外の無効化には,まず,周辺機能の割り込み信号をディアサートさせて(この場合,UARTから受信データを読み出す),ペンディング割り込みレジスタ(IP)の

interrupt_n入力に一致するビットに'1'を書き込みます.

main 関数では、まず、リスト4の(1)でUARTを設定しています・リスト4の(2)では、割り込みを有効にしています・まず、UARTの受信割り込みを有効にし、プロセッサの割り込みマスク・レジスタ(IM)のマスクを外し('1'をセットするとアンマスク)、外部割り込みを割り込みイネーブル・レジスタ(IE)で有効にしています・これらのIM、IEのビットはinterrupt_n入力のビットに一致しているため、共に'1'をセットしています・このIM、IEをセットするwriteIM関数とwriteIE関数は、インライン・アセンブラを使ってr1の内容をそのレジスタに書いています・r1は関数への引き数が渡ってきますから、valをIM、IEに書き込んでいることになります・

リスト4の(3)では、messageをUARTから出力しています.送信バイト・レジスタ(UART_THR)に1文字ずつ書き込み,送信完了を待って次の文字を書き込むループをmessageの最後まで実行しています.

リスト4の(4)は,LEDの点滅を制御しています.約0.5 秒ごとに,二つのLEDが点灯・消灯を繰り返すための制御です.この部分は無限ループになっているので,点滅は止まりません.従って,UARTの受信割り込みと併用で,LEDの点滅と,UARTのループ・バックが同時に処理されるソフトウェアを作成したことになります.

リスト4 main 関数と例外ハンドラ(uart_int.c)

```
#define UART RBR *((volatile unsigned int *)0x40000000)
                                                                       #define LED BLINK CYCLE 252316
#define UART THR *((volatile unsigned int *)0x40000000)
#define UART_LCR *((volatile unsigned int *)0x4000000C)
#define UART_LCR *((volatile unsigned int *)0x4000000C)
                                                                       int main() {
                                                                         char message[] =
#define UART_LSR *((volatile unsigned int *)0x40000014)
                                                                           "This is a message from Mico32 processor.\n";
                                                                         int i;
#define LED *((volatile unsigned int *)0xF0000000)
                                                                         UART LCR = (0x3 << 0) // 8bit data
unsigned int writeIE(unsigned int val) {
                                                                           (0x0 << 2) | // 1 stop bit
 asm volatile ("wcsr IE, r1");
                                                                           (0x0 << 3); // no parity
                                                                         UART_IER = 0x1;
unsigned int writeIM(unsigned int val){
                                                                         writeIM(0x1);
  asm volatile ("wcsr IM, r1");
                                                                         writeIE(0x1);
                                                                         i = 0:
                                                                         while (message[i] != '\u0') {
unsigned int writeIP(unsigned int val){
                                                                           while(!(UART_LSR & (1<<5))) {}
  asm volatile ("wcsr IP, r1");
                                                                                                                       (3)
                                                                           UART THR = message[i];
                                                                           i++;
void interrupt handler() {
  char temp:
                                                                         while(1){}
  // UART RX data arrival
                                                                           LED = ^{-}(0x1);
  if(UART_LSR & 0x1){
                                                                           for(i=0;i<LED_BLINK_CYCLE;i++){}
                                                                                                                          {( 4 )}
    temp = UART RBR;
                                                                           LED = ^{-}(0x2);
    writeIP(0x1);
                                                                           for(i=0;i<LED_BLINK_CYCLE;i++){}
    while(!(UART_LSR & (1<<5))) {}
    UART THR = temp;
}
```

● リンカ・スクリプト(メモリ配置の定義)

ソフトウェア・コードとして記述した text セクション や data セクション, bss セクションなどをどのように配置するかを決定するリンカ・スクリプトを作成します. リスト5 にリンカ・スクリプトを示します.

スタートアップ・ルーチンは,例外ベクタを含んでいるので,**リスト**5の(1)のように命令メモリの先頭に配置します.残りの命令コード(textセクション)は,**リスト**5の(2)のように,それに続く命令メモリ領域に配置します.

LatticeMico32では,命令バスとデータ・バスが完全に独立しているので,たとえ読み出し専用のデータであっても,命令メモリに配置することはできません.そこで,リスト5の(3)のように,読み出し専用データ(rodataセクション)と読み書きされるデータ(dataセクション)をデータ・メモリに配置します.

データ・メモリの最後には,**リスト**5の(4)のように,スタックを配置します._sp_base はスタートアップ・ルーチンでスタック・ポインタを初期化する際に参照されます.

● コンパイルとメモリ初期化ファイルを作る

リスト3~リスト5を用いて実行可能なファイルを作るには、図5のコマンド・ラインを実行します(p.35のコラム「GNUツール・チェーンのコンパイル」を参照).

これで,SフォーマットとHEXフォーマットの実行形式ファイルができ上がります.これらのメモリ・イメージを前述の命令メモリとデータ・メモリの初期値に用い,コンパイルすればよいわけです.

● 実装結果とデバッグ

筆者の偏見ではありますが、これまでのフリーの CPU コ



コラム

GNUツール・チェーンのコンパイル

LatticeMico32のGNUツール・チェーンは、ソース・コードで提供されています。従って、利用するためにはあらかじめコンパイルして実行可能形式にする必要があります。今回は本誌付属CD-ROMにコンパイル済みのツールを収録していますが、参考までにコンパイル手順を説明します。

Mico32_gcc_src_611.tar.bz2を展開し, src ディレクトリに移動した後, 図D-1のコマンドでコンパイルを行います。GCCのコンパイルの際に contrib.texi でエラーが発生します。これはこのファイル中の文法が間違っているというパグです。本誌付属 CD-ROM に修正済みの contrib.texi を収録してあります。

```
#BINUTILS
                                                                 cd .
cd binutils
                                                                 #newlib
./configure --target=lm32-elf --¥
                                                                 cd newlib
    prefix=/usr/local/lm32-tools
                                                                 export TARGET CFLAGS=-DREENTRANT SYSCALLS PROVIDED
                                                                 ./configure --target=lm32-elf ¥
make install
                                                                     --prefix=/usr/local/lm32-tools/newlib
cd ..
                                                                 make install
export PATH=/usr/local/lm32-tools/bin:$PATH
                                                                 cd ..
                                                                 #GDB
cp contrib.texi gcc/gcc/doc/contrib.texi
                                                                 cd gdb
./configure --target=lm32-elf ¥
                                                                 ./configure --target=lm32-elf ¥
    --prefix=/usr/local/lm32-tools ¥
                                                                      --prefix=/usr/local/lm32-tools
    --enable-languages=c
                                                                 make
make
                                                                 make install
make install
```

図 D-1 コンパイル手順

アは「でかい」、「おそい」のそろい踏み、という印象を持っ ていました.しかし,LatticeMico32は,非常にコンパク

トに,十分な性能が得られることが分かりました(コラム 「LatticeMico32をSpartan-3Eで動作させる」とコラム 「LatticeMico32をCyclone で動作させる」を参照).

LatticeMico32 はオープン・ソースということもあり, デバッグについても柔軟性があります、特に, ModelSim などの論理シミュレータで、プロセッサ内部の細かな部分 まで解析できます.システム開発効率という観点からも優 れていると感じました.米国 Mentor Graphics 社の Model

コラム

LatticeMico32をSpartan-3Eで動作させる

Lattice Mico32 のプロセッサ・コアやその周辺機能は, Lattice (4)メモリ初期化のための記述 Semiconductor 社(以下, Lattice社)の FPGA をターゲットとし, 同社の開発ツールでコンパイルすることを基本としています.デバ する必要があります.例えば,RAMB16_S9では,以下のような記 イス・アーキテクチャに非依存で ASIC などでも利用できるとされて 述が必要になります. いますが、使用するツールによってはエラーになる場合が考えられ ます.

今回の評価に当たり、筆者の手元に Lattice 社の FPGA を搭載した ボードが無かったため,本誌2007年7月号に付属していたSpartan-3E ボードを利用しました、FPGA 開発ツールは Xilinx 社の「ISE」です。 ISEでLatticeMico32のVerilog HDL ソース・コードをコンパイ ているRAMB16_S9のインスタンスです. ルする際には,以下の点に注意が必要です.

(1)Lattice 社のマクロを回避する

Im32_addsub モジュールでは, Lattice 社のマクロ pmi_addsub を 理的に独立しているためです. 利用しようとします、そこでsystem_conf.v に以下の記述が必要です。 'define LATTICE FAMILY "SC"

(2)generate 文の互換性

if 文に関連する begin 節にはラベルが必要です.そこで, 例えば、マットのファイルを出力するものです. ソース・コードと実行形 リストE-1のように, beginの後にラベルを記述します.

(3) local param 宣言の互換性


の代入の際に、関数が渡されるとコンパイル時には自動計算できな 0x20000000番地以降の初期値についてはdata_ram_dataという名前 い仕様になっています. 例えば,

localparam my param = cond0 == value ? value : func(arg);

という表現は利用できません、そこで定数を入れるような修正が必 ことで,メモリの内容を初期化しています. 要です.load_store_unit.vとinstruction_unit.vのaddr offset width に関する宣言部分で,

localparam addr offset width = 1; とします.

リストE-1 ラベルの記述



Spartan-3Eのメモリ・ブロックの初期化は, defparamで記述

defparam RAMB16 S9 0.INIT 00 256'h 0000000000000059

0000000000000006100000000000006d 0000000000000040;

ここで、RAMB16 S9 0はspartan3 data ramb32.vに宣言され

また,命令メモリとデータ・メモリのそれぞれの初期化記述が必 要になります.命令とデータのバスが独立し,メモリもRAMが物

これらの問題を解決するために,コマンド memcnv を作成しまし た.このコマンドはCygwin上で動作します.memcnvコマンドは, 引き数にSフォーマットのファイルをとり,出力として,MIF,HEX ISE のコンパイラでは, generate 文の中で if 文を使う場合, フォーマット, Verilog HDL の defparam の記述の三つのフォー 式は付属CD-ROMに収録しているので参照ください.0x0から 0x1FFFFFF までのメモリ内容が, inst_ram_dataという名前に ISE のコンパイラは、localparamで宣言されたパラメータ値へ フォーマットごとの拡張子が付いたファイルとして出力されます. に拡張子の付いたファイルが出力されます.システム作成のところ で触れましたが, spartan3_data_ramb32.vとspartan3_inst_ ramb32.vでは,これらのVerilog HDLファイルをincludeする

これらの変更を行えば, Spartan-3Eボードで利用できるようにな ります.デフォルトの条件で,54%のスライス利用率で,71.4MHz で動作可能とのレポートが得られました. Spartan-3E ボードによる 動作も確認できました.このコンパイル済みプロジェクトは付属CD-ROMに収録しているので、参考にしてください、ピン配置を表E-1 に示します.

表 E-1 ピン配置

信号名	Spartan-3E のピン番号	信号名	Spartan-3E のピン番号
clk_i	88	tx_out	65
rst_i_n	89	led_out<0>	70
rx_in	66	led_out<1>	78

Simを使ったシミュレーションを行うためのバッチ・ファイルも本誌付属 CD-ROM に収録しています.実機による検証の前に,シミュレーションの段階でソフトウェアのバグを発見できることは,今回の記事執筆中にもとても役に立った特徴でした.

参考・引用*文献

- (1) LatticeMico32のページ,
 - http://jp.lscc.com/products/intellectualproperty/ipcores/mico3 2/index.html
- (2) WISHBONE System-on-Chip (SoC)Interconnection Architecture for Portable IP Cores,
 - http://www.opencores.org/projects.cgi/web/wishbone/wbspec_b3.pdf

やまぎわ・しんいち

ポルトガルINESC-ID(Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento)/ Technical University of Lisbon

<筆者プロフィール> -

山際伸一・ポルトガルの研究所 INESC-ID のシニア研究員・博士(工学)・並列分散処理,特にクラスタ計算機の超高速ネットワーク・ハードウェアを専門とする・最近はGPU を使った高性能計算システムに関する研究を中心に多数の研究成果を発表している・CQ 出版社「FPGA ボードで学ぶ論理回路設計」をはじめとする書籍がある・

リスト5 リンカ・スクリプト(memory.def)

```
SECTIONS
      .start 0x00000000 : { \leftarrow
     _sstarttext = .;
                startup.o(.text)
       _estarttext = .;
      .text : { →
                                        (2)
     _stext = .;
    *(.text)
       etext = .:
      .rdata 0x20000000: { -
                                           ((3))
      srdata = .;
               *(.rodata)
              *(.rodata.str1.4)
       erdata = .;
      .data : {
     _sdata = .;
               *(.data)
               *(.zdata)
       edata = .;
     end = .;
        = 0x200000000 + (1024*8) - 4;
      _{p_b} = .;
```

```
$ export PATH = $PATH:/usr/local/lm32-tools/bin
$ lm32-elf-gcc -c uart_int.c
$ lm32-elf-as startup.s -o startup.o
$ lm32-elf-ld -Map uart_int.map -T memory.def
startup.o uart_int.o -o uart_int
$ lm32-elf-objcopy -O srec uart_int uart_int.srec
$ lm32-elf-objcopy -O ihex uart_int uart_int.hex
```

図5 実行可能ファイルを作る

コラム

LatticeMico32をCyclone Ⅱで動作させる

米国 Altera 社の「Cyclone 」をターゲットに , 同社の FPGA 開発ツール「Quartus 」を使う際の注意点を以下にまとめます .

(1)メモリの生成


メモリは,MegaWizardで1ポート・メモリを作ってしまうのが 簡単です.**図**F-1に示す1ポート・メモリを指定し,バイト・イネー ブルを有効にします.Altera 社のメモリ・ブロックは,MIF と呼ば れるメモリ・フォーマットか,HEX のファイルを初期化データとし て使います.memcnv コマンドにより HEX フォーマットのファイル を生成して,ファイル名を初期化ファイルとして指定しておきます.

(2) Verilog HDL コードは互換性あり

Quartus では, LatticeMico32のソース・コードを修正なしに利用できます.

* * *

Cyclone (EP2C5T144C8)をターゲットにコンパイルしたところ, 約70%のロジック・エレメント使用率で80%のメモリ・ブロックを利 用し,約70MHzで動作するレポートが得られました.参考として,付属CD-ROMにQuartus 7.1で作成したプロジェクトを収録してあるので,参考にしてください.実機による動作確認は行っていませんが,シミュレーションでは正常な動作が確認できています.



図F-1 1ポート・メモリを使用する